BEST AVAILABLE COPY (11) Publication number :

63-117400

(43)Date of publication of application: 21.05.1988

(51)Int.CI.

G11C 29/00 G11C 11/34

(21)Application number : 62-278121

(71)Applicant: YOKOGAWA HEWLETT PACKARD

(22)Date of filing:

02.11.1987

(72)Inventor: SUTEIBUN JII IITON

ROORENSU AARU HANRON MAABIN ESU ESHIYUNA

(30)Priority

Priority number: 86 926620

Priority date: 03.11.1986


Priority country: US

(54) MEMORY SYSTEM

(57)Abstract:

PURPOSE: To cope with a defect which is not detected in a previous test or a defect newly generated during an operation by executing the self-test and repair of a memory system.

CONSTITUTION: The memory system 15 for performing the self-test and the self-repair tests and repairs the system 15 at the time of a power on, corrects a soft error and the defect of a memory which is not changed by a good memory cell 5, searches a new error namely an error which is not detected previously, records the errors detected by an error correction code engine 3 and uses these records for estimating the reliability of the memory system 15. When a power source is closed, the memory system 15 executes the self-test and the self-repair. The memory system updates a substitute address table 11 on any defective memory cell group. Further, the memory system 15 responds to the request of data relating to the reliability.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

昭63-117400

(全8頁)

四公開特許公報(A)

@Int_Cl.4

識別記号

庁内整理番号

G 11 C 29/00

3 0 1 3 7 1 B-7737-5B A-8522-5B ❸公開 昭和63年(1988)5月21日

客査請求 未請求 発明の数 1

53発明の名称

メモリ・システム

②出 願 昭62(1987)11月2日

優先権主張

@1986年11月3日發米国(US)@926620

砂発 明 者

ステイブン・ジー・イ

アメリカ合衆国カリフオルニア州マウンテン・ビュー・エドナマリイ・ウエイ・ナンバ4・1755

②発 明 者

頣

创出

ローレンス・アール・

アメリカ合衆国カリフオルニア州メンロ・パーク・オーク

ハンロン

ハースト・プレイス 287

⑩発 明 者 マービン・エス・エシ

アメリカ合衆国カリフオルニア州マウンテン・ビュー・イージイ・ストリート・ナンバ2・321

ユナ

ートン

東京都八王子市高倉町9番1号

人 横河・ヒユーレット。

パツカード株式会社

砂代 理 人 弁理士 長谷川 次男

明 細 客

1. 発明の名称

メモリ・システム

2. 特許額求の短囲

複数のメモリ・セルと、

欠陥のある前記メモリ・セルを検出する検出手 段と、

前記検出手段に応答して前記欠陥のあるメモリ ・セルを置換える置換手段と、

前記検出手段と置換手段に接続され前記置換え を制御する制御手段

とを設けてなるメモリ・システム。

3. 発明の詳細な説明

(発明の技術分野)

本発明はコンピューク等に用いられるメモリ・ システムに関し、特に自己テスト及び自己修復方 式のメモリ・システムに関する。

〔従来技術およびその問題点〕

第3図はダイナミックRAMメモリをテストし

且つ椴成する従来技術の方法を示す。ウェーファ を製造後、個々のチップへと切断する前に、従来 においてはウェーファ全体で包括的なウェーファ ・プローブ・テストが行なわれる。このようなテ ストの1つに直流欠陥テストがある。このテスト は活性モードと待機モードにてそれぞれのダイス に引込まれる質力供給質流を測定する。いずれか のモードでダイスが過度の電流を引込んだ場合は、 テスタはダイスに短路があるとみなしてそのダイ スを寒てる。個々のセルやアドレス・デコーダや センス・アンプに対し行なわれる別のウェーファ ・プローブ・テストはそれらの機能性を判定する。 ウェーファ・プローブ・テストの終了後、レー ザ修復手顒により、欠陥のあるメモリ・セルが冗 長行、列と交換される。冗長行、列の數又は配置 が欠陥のある配憶セルを修復するほど充分でない 場合は、そのダイスは頭てられる。レーザによる **修復の終了後、従来方法ではウェーファの再テス** トが行なわれる。ここまで来ると、従来ではダイ スを修復する方途がないので、故陋のあるダイス

は全て棄てられなければならない。

ウェーファ状態でのテストの終了後、ウェーフ ァは個別のチップへと切断され、個別のパッケー ジに組立てられる。このようにパッケージングさ れたチップに対して欠陥テストが行なわれ、次に 125 ℃まで昇温させて約2日間、バーンイン・テ ストを受ける。パーンイン・テストに合格した後、 案子は製造業者の最終テストを受ける。 時間と登 用がかかるこのテストでは、パターン妨害テスト と鬱込み回復テストが他のテストに加えて行なわ れる。チップ・メーカは顧客に合格法の案子を出 荷し、顧客は通常、これらの案子のサンプルに入 荷スクリーニング・テストを行なう。これらの案 子をメモリ・システムに搭職後、顧客はそのメモ リ・システムをテストする。これらのテストには 第2のバーンイン・テストが含まれる場合が多い。 従来のテスト及び製造手順には多くの欠点があ

従来のテスト及び製造手順には多くの欠点がある。従来の手順は高価な装備を使用する。従来の 手順はチップを手荒く扱い、静電放電及び他の容 のある条件にさらして、故障を誘発することがあ る。更に、従来の手順ではパターン窓応型のクーンの方は、パターンない。パターンない。パターとない。パターとない。パターとない。パターとは、ピット群の値があるりのでは、1と0の全にないでは、1と0の全にないに、ないにはないに、1と0の全にないに、1と0のでは、1と0のでは、1と0のでは、1と0のでは、1を1ので

従来のテスト及び製造手順の別の欠点は修復能力に限界があることである。従来のレーザ修復手順はわずかな数のセル、列又は行の欠陥しか修復できない。 受に、従来の手順は、レーザ修復に発見される欠陥は修復できない。 従来の手順はレーザ修復手順の終了後に広範囲にわたるテストを行なうので、この限界性はとくに問題である。

上述の欠点によってメモリの製造コストが上が

り、使用可能であるメモリの歩どまりが低くなる。 奥に、上述の欠点によってシステムの故障をまね き、その修復受用がかさむ。

〔発明の目的〕

本発明の目的はこれら従来技術の問題点を取り除き、テスト費用を軽減し、メモリの歩どまりを向上させ、メモリ・システムの自己テストと修復を可能にすることによって低コストで高信頼性のメモリ・システムを提供することにある。

(発明の概要)

本発明の一実施例によれば、自己テスト及び自 已修復型を行なうことのできるメモリ・システム が与えられる。このメモリ・システムは製造中及 び通常動作中に自己テスト及び自己修復を行なう。

本発明の一実施例による、自己テスト及び自己 修復型のメモリ・システムは、簡略化されたウェ ーファ・プローブ・テストに合格したメモリ・セ ルと、テスト及び修復を統御するシステム・コン トローラと、置換えメモリ・セルのロケーション を記憶する再響込可能なテーブルと、正しいアド レスを得るためのアドレス・インタープリタと、 誤りを検出し且つ訂正する誤り訂正コード・エン ジン(BCCエンジン)を含む。

本発明の一実施例の自己テスト及び自己修復型のメモリ・システムの使用にあたって、通常動作

本発明の一実施例のメモリ・システムは製造コストを低減し、メモリ・システムの信頼性を高めるいくつかの利点を有している。 第1に、本メモリ・システムはテストを高価な外部装置によって行なうのではなく、自己テストが可能である。それにより製造中のテスト費用が経滅される。

第 2 に、メモリ・システムは製造中のテストが 少なくて済む。本メモリ・システムは随時、欠陥 を修理可能である。従って、これらのメモリ・システムでは作成工程の最終限までテストの大部分を遅らせることができる。従来のメモリ・システムはチップのパンペーションの前に修理される。これは製造工程の早い段階で行なわれるでは、2組のテストを行なわなければなない。すなわち、一組のテストでは、チャリの欠陥を発見するため、第1の組のテスト以降に生じた欠陥を発見するため、もう一組のテストを行なわなければならない。

第3に本メモリ・システムは、フィールドでの 使用中にパターン感応型のエラーを訂正する。従 来のメモリ・システムはフィールドでの使用中 パターン感応型の欠陥を修正できない。従って、 従来のメモリ・システムはこうしたとうなにない 欠陥を発見するため広範囲のテストを行なわなければならない。パターン感応型の欠陥のテストを ればならない。メモリ・システムのコストを高め る。

最後に、本メモリ・システムは信頼性が向上する。従来のシステーとソフト・エラーの両者の回復が可能である。 受に、新たな欠陥の発生を検出可能である。 この情報に基づいて、メモリ・システムの得報に基づいて、メモリ・システムの得報をホスト・コントな信頼性を見積め、この情報をホスト・コントな信頼性を見積め、必要ならば、システム・カーシス・コールを要求することができる。

(発明の実施例)

第1図は本発明のメモリ・システムの一実施例を示す。このメモリ・システム15には、簡略化されたウェーファ・プローブ・テストに合格した多数のメモリ・セル5を有するメモリ・チ実行するシステム・コントロースを有するシステム・コントロークのである。 13と、アドレス・テーブル11と、アドレスを検出しまれている。

簡略化されたウェーファ・プローブ・テストにおいては、過度の動作電流を必要としたり、過度の情報電流を必要としたり、又は過度の個数の情しないメモリ・セル5を有するチップを検認の欠陥に帰因することが多い、 製造業者は大きな欠陥を有するチップを廃棄し、 残りのチップをメモリ・システムへと組立てる。 サルカル 対しな 天地間 じは、又入れ 引能である チップ 1 はクラスタへと組上げられる。メモリチップ 1 の各クラスタは置換アドレス・テーブル11 を有している。

クラスタと、これに付属する置換アドレス・テ - ブル11は種々のチャネル7に分削される。各チ +ネル 7 はアドレス・インタープリタ 9 を有して いる。各メモリ・システム15はシステム・コント ローラ13及び誤り訂正コード・エンジン3を含む。 メモリ・システム15の好過な実施例はアドレス ・インタープリタ9を含む。アドレス・インター ブリタ9は、置換られたメモリ・セル5のアドレ スを提示されると置換え先のメモリ・セル5のア ドレスを作成する。ホスト・コンピュータ・シス テムがメモリ・ロケーションをアクセスする際は、 いつでもホストはアドレス・インクープリタ9に アドレスを送る。アドレス・インタープリタ9は、 メモリ・セル5が置換えられたか否かを判定し且 つそのメモリ・セル5のアドレスを求めるため置 換アドレス・テーブル11に照会する。置換アドレ

ス・テーブル11はいくつかの異なる実施形態を有 することができる。一つの実施形態では、置換ァ ドレス・テーブルは、各メモリ・ロケーション毎 にエントリを有する参照用テーブルであってよい。 参照用テーブル11に提示された各アドレスは参照 用テーブル11内のユニークなエントリをアドレス する。対応するメモリ・ロケーションが쥩換えら れている場合は、参照用テーブルの当核エントリ は置換先のメモリ・セル5のアドレスを含む。こ うするかわりに、置換アドレス・テーブル11は連 恕メモリ (content addressable memory) の形態 であることもできる。この場合、ホスト・コンピ ユータ・システムがメモリをアクセスすると、提 示されたメモリ・アドレスは遅想メモリ11内のエ ントリと比較される。所望のアドレスが連想メモ リ11内のエントリと一致しない場合は、その特定 のメモリ・ロケーションは置換されていない。そ のアドレスが連想メモリ内のあるエントリと一致 する場合は、そのメモリ・セル5は置換されてお ·り、この逗想メモリは置換先のメモリ・セル 5 の

アドレスを与える。

置換アドレス・テーブル11はアドレス対を記憶する。すなわち、欠陥のあるメモリ・セル5の群のアドレスと、その欠陥のあるメモリ・セル5の群と置換される良好なメモリ・セル5の群のアドレスを競出し又は替込む要求を受けると、アドレス・テーブル11を使用して置換先のメモリ・セル5の群のアドレスを見出す。次にメモリ・システム15は置換先のメモリ・セル5の群に要求を送る。

置換アドレス・テーブル11は再審込可能である。 欠陥のあるメモリ・セル 5 が検出された際はいつ でも、メモリ・システム15はその欠陥のあるメモ リ・セルのアドレスと置換先のメモリ・セルのア ドレスのエントリを有する置換アドレス・テープ ル11を更新することによって修復を行なうことが できる。このようにして、製造中又は過常動作中 のいずれの場合でも、このメモリ・システム15は

随時自己修復が可能である。

メモリ・システムの好適な実施例は誤り訂正コ ード・エンジン3を有している。本発明の好適な 実施例は(70,64)に短絡されたリードーソロモ ン (Reed-Solomon) (255, 249) 誤り訂正コード を使用している。誤り訂正コードは入力データを レコードに分割する。各レコードは64のデータ・ バイトと6パイトのチェック・ピットから成って いる。このデータから、誤り訂正コード・エンジ ン3はそれぞれ8ピットを有する70個のシンポル を形成し、これらのシンポルをメモリに記憶する。 データがメモリ・システム15から統出される際に は、このデータは誤り訂正エンジン3を通され、 レコードに過別な欠陥が含まれていない限りここ で餌りを検出し且つ訂正する。この特定のリード ーソロモン誤り訂正コードは4個未満の欠陥シン ポルしか含まないレコードの釘正が可能である。 それ以前には検出されてはいなかった欠陥と既に 検出されていた欠陥との組合わせが誤り訂正コー ド・エンジン3の能力を超えないようにメモリ・

実施例では、各レコード中の欠陥シンボルの数が 1を超えると、欠陥のあるメモリ・セル 5 を 屋換 する。しかし、本発明をより大きなレコードおよ び/またはこれ以外の安全マージンを用いて実施 することも可能であろう。

アームウェイといっしょに組立てることによりメ モリ・システムへと構成する。次にメモリ・シス テム全体がパーンイン・テストにかけられる。

次にメモリ・システム15はシステム・コントローラ13内のファームウェアを用いて自己テストを行ない、欠陥のあるメモリ・セル5をさがす。システム・コントローラ13は簡単で短からのテストを自改している。これらのテストはマーチング1テスト(marching 1's test)のような従来のメモリ・チップ・テスタで行なわーラ13はメモリ・セル5に直接テスト・パターンを容込み、再度読返すことによってこれらのテストを行なう。

最初の自己テストを行った後、メモリ・システム15は欠陥のあるメモリ・セル5の修復の方法を決定する。システム・コントローラ13は欠陥のあるセルを含むレコードを誤り訂正コード・エンジン3で訂正するか、又は置換用のメモリ・セル5 群と交換するかを判定する。システム・コントロ

ーラ13は、誤り訂正コード・エンジン3が広い信頼性マージンをもって処理できるよりを記しまる。 好遊な実施例では、システム・コンドルル 5 を 13は よりも多く 合きれている 場合にメモリ・セル 5 を 13は ではない 14を 2 を 13は ではない 15を 2 は 15を

メモリ・システム15の自己修復機能によって、 メモリ・システムの製造が終るまで、メモリ・システム15の自己テストを遅延させることができる。 本発明の自己修復機能及び誤り訂正コード・エン ジン3によって、メモリ・システム15は、検出されずに残る欠陥を少なくする簡単なテストを用い、 その後、通常動作中、それらの欠陥を検出することができる。

通常動作中、自己テストは少なくとも3つの条

件下で行なわれる。正規の使用中は、自己テスト 及び自己修復を行なうメモリ・システムはパワー オンのたびに簡略なテストを行なう。第2に、制 御用コンピュータ・システムが自己テストを要求 することができる。第3に、通常の使用中、自己 テスト及び自己修復を行なうメモリ・システムは、 少なくとも1日に一度、全てのロケーションのデ ータを銃み出し、且つ誤りを検出するために誤り 訂正コードを使用することによって継続的に誤り を検索する。誤りが検出されると、システム・コ ントローラ13の以前検出された誤りの記録が照会 され、今回の誤りが新たに検出された誤りである か否かの判定がなされる。それが新たに検出され た誤りである場合は、データは誤り訂正コード・ エンジン3によって訂正され、それがハード・エ ラーかソフト・エラーかを判定するため再書込み 及び再読出しが行なわれる。それがハード・エラ ーでありかつそのレコード中の欠陥のあるシンボ ルの数が未だ許容できるならば、対応するメモリ ・セル5群は使用状態に留められる。しかし、欠

容できるマージンを超えると、欠陥のあるメモリ・セル5群は使用状態からはずされる。その快りに置換用メモリ・セル5群が使用される。 経機アドレス・テーブル11が更新され、過度の欠陥を含むメモリ・セル5群のアドレスと共にで換了ドレス・テーブル11に記憶される。

本発明に基づく自己テスト及び自己修復を行な うメモリ・システム15はかけったオンの時点で ステム15のテストと修復を行ない、ソフ交換を ではなかったメモリの欠陥を訂正し、新たな誤り はいなかったメモリの欠陥を訂正し、新たな誤り ないなかったは検出されなかった誤りを出された 誤り記録し、メモリ・システム15の信頼性を見殺 るためにそれらの記録を利用する。

電源が入れられると、メモリ・システム15は自己テスト及び自己修復を行なう。メモリ・システ

囲のセル内のデータ・パクーンにより左右されるわずかな欠陥を有するセル5は通常の使用中に検出される。パターン感応型の欠陥は誤り訂正コード・エンジン3によってデータ内の誤りとして検出される。

も 回換アドレス・テーブル11を更新する。 更に、メモリ・システム15はホスト・コンピュータ・システムにその使用可能容量を報告し、且つ信頼性に関するデータの要求に答える。

自己テスト中に検出されず、またその欠陥は周

セル5群から読出された後、欠陥のあるセル5が 再び検出され、且つデータは誤り訂正コード・エ ンジン3によって訂正される。

システムの信頼性はシステムの動作中に検出される欠陥の数と割合によって見積ることができる。

...

水久的故障として定義されるハード・エラーは、 誤り訂正コード・エンジンからの最新の誤り報告 と、システム・コントローラの記録に記憶された 誤り報告とを比較することにより、過渡的な誤り (ソフト・エラー)から区別することができる。

検出されない欠陥の数は少ないので、以前には 検出されていなかった欠陥が、以前検出された欠 陥と結びついて、誤り訂正コード・エンジン3が 訂正可能な誤りの限度を超える可能性は極めて小 さい。従って、これまで検出されなかった欠陥の 存在及びそれに帰因するデークの誤りは、メモリ ・システム15の故障を誤発する訂正不能の誤りを 起すことはない。

訂正不能の誤りが含まれているレコードが発見された場合は第2の特別なケースが生じる。この場合、システム・コントローラ13は訂正されていない。デークとチェック・ピットとをセーブして、誤ったレコードをテストする。レコードに欠陥があることがわかれば、それは予備にとりかえられ、訂正されていないレコードとチェック・ピットは

テーブル、13:システム・コントローラ。

出願人 横河・ヒューレット・パッカード株式会社 代理人 弁理士 長谷川次男 この予備に再び容込まれる。訂正不能のデータが そのロケーションに窓図的に記憶された旨の注が 作成される。制御を行なっているコンピュータが そのレコードを読出すと、コンピュータには未訂 正データと、誤ったデータであることを示すフラ グが供給されることになる。

(発明の効果)

以上説明したように、本発明によれば、専前の テストでは検出されなかった欠陥や動作中に新た に発生した欠陥に対処できるので、低価格・高信 領性のメモリ・システムを提供することができる。

4. 図面の簡単な説明

第1図は本発明の一実施例のメモリ・システムの概略を示す図、第2図は本発明のメモリ・システムテムの一実施例を作成するための手順の例を示す図、第3図は従来のメモリ・システムを作成するための手順の例を示す図である。

1:メモリ・チップ、3:誤り訂正コード・エンジン、5:メモリ・セル、7:チャネル、9: アドレス・インタープリタ、11:置換アドレス・






FIG 2

BEST AVAILABLE COPY





【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成7年(1995)12月22日

BEST AVAILABLE

【公開番号】特開昭63-117400 【公開日】昭和63年(1988)5月21日 【年通号数】公開特許公報63-1174 【出願番号】特願昭62-278121 【国際特許分類第6版】 GO6F 12/16 310 P 9293-58

手続補正書

平成6年11月 1日

遥

特許庁長官 殷

1. 事件の表示 昭和62年 特許顧 第278121号

- 2. 発明の名称 メモリ・システム
- 3. 補正をする者

事件との関係 特許出願人

住所 アメリカ合衆国カリフォルニア州パロアルト ハノーバー・ストリート 3000

名称 ヒューレット・パッカード・カンパニー

代表者 スティーブン・ピー・フォックス

国籍 アメリカ合衆国

4. 代 理 人

住所 東京都 府中市 府中町 1丁目9番地 京王府中1丁目ビル

模阿・ヒューレット・パッカード株式会社内 〒183 (社 0423-30-7828)

氏名 (7805) 弁理士 上野 英夫抗

加盟 5. 核正命令の日付 平成 年 月 日(自発)

- 6、補正の対象 明細音「特許請求の範囲」の機
- 7. 補正の内容 別紙の通り

[別 紙]

(1) 複数のメモリ・セルと、

2. 勢許請求の新聞

欠陥のある前記メモリ・セルを検出する検出手段と、

前配検出手段に応答して前配欠陥のあるメモリ・セルを置換える置換手配と、

前配検出手段と重換手段に接続され前配置換えを制御する制御手段

とを設けてなるメモリ・システム。

(2) 前記後出手段は前記メモリ・セルから節出された観り後出コードの検査を行うことを特徴とする特許請求の範囲第1項記載のメモリ・システム。

(3) 前記療換平段は前記メモリ・セルの復換えをメモリ・セルのグループの単位

で行うことを特徴とする特許請求の範囲第1項または第2項記載のメモリ・システ Aa-

(4) 前記誤り検出コードは無り訂正施力を有するコードであり、

前屋検出手段は前記メモリ・セルの欠陥を特徴付けし、当該特徴付けの結果に基づいて前記メモリ・セルを使用しつづけるかあるいは他と異複するかを判定することを特徴とする時許請求の範囲第2項または第3項配載のメモリ・システム。

(5) 前記榜強付けは検出された誤りが前記誤り訂正コードの誤り訂正能力の限界 に近づいたか否かであることを特徴とする特許請求の範囲第4項記載のメモリ・シ ステム。

-補 1-